Главная станица | Статьи о ПЛИС | Новости ПЛИС | Фирмы | Программные продукты | Контакт
ПРОГРАММИРУЕМАЯ ЛОГИКА ФИРМЫ LATTICE SEMICONDUCTOR
А. Бакин
Данная статья является кратким описанием программируемых логических интегральных микросхем (ПЛИС), производимых американской компанией LATTICE — мировым лидером в производстве ПЛИС, имеющих возможность внутрисистемного программирования. Фирменное обозначение применяемой технологии — ISP TM (In-System-Programmable). ISP TM — новый стандарт в производстве ПЛИС — снимает традиционные для этих устройств ограничения и позволяет проводить программирование, тестирование и многократное перепрограммирование ПЛИС непосредственно на плате. В устройствах с использованием ISP ПЛИС также легко сменить конфигурацию изделия, как и в компьютерной программе: и реконфигурация, и наращивание разработанной схемы просты. При производстве аппаратуры с ISP ПЛИС не нужны специальные производственные циклы по предварительному программированию и маркировке запрограммированных ПЛИС: необходимые для программирования стандартные 5-В сигналы генерируются PC, Sun Workstation ® или собственным микропроцессором устройства. Простота программирования обусловлена тем, что все высоковольтные программирующие цепи перенесены разработчиками технологии ISP на кристалл, и программирование состоит в загрузке данных, наряду с соответствующими адресами и командами, в ПЛИС. Изготовленные по технологии E2CMOS микросхемы сохраняют запрограммированную структуру после отключения питания.
Сильно возросший интерес разработчиков РЭА к ПЛИС с возможностью внутрисистемного программирования обусловлен следующими причинами:
Рис. 1. Среднее время (в рабочих днях), необходимое на подготовку работающего макета РЭА с использованием различных типов программируемой логики
Все это приводит к повышению надежности, снижению технологических издержек и снижению затрат на производство.
Рис. 2 иллюстрирует долю разработчиков аппаратуры с применением ПЛИС, которые делают выбор в пользу ISP ПЛИС (по результатам опроса 300 групп разработчиков в США независимой маркетинговой компанией в 1996 г.).
Рис. 2. Влияние существования технологии «программирование в системе» на выбор программируемой логики высокой плотности (HDPLD)
Каковы же области применения ISP ПЛИС и, в первую очередь, производимых лидером технологии ISP LATTICE Semiconductor? Вот некоторые из них:
При этом снижение производственных издержек, снижение сроков разработки и отладки, возможность надежного многократного перепрограммирования микросхем с большим количеством контактов не исчерпывают причин, по которым разработчики выбирают ISP ПЛИС. Вот пример того, как доступность переконфигурирования системы непосредственно перед и даже после отгрузки готовых изделий потребителю открывает новые возможности в эксплуатации изделий. В странах Европы и в США на базе ISP ПЛИС фирмы LATTICE производятся контроллеры городских светофоров. В качестве одной из функций эти контроллеры обеспечивают «зеленый свет» для транспортных средств со световыми спецсигналами: через фоточувствительные элементы контроллера считывается код, «выстреливаемый» проблесковым маячком машины, после чего светофор автоматически включает «зеленый свет». Код, выдаваемый маячком транспортного средства, для каждого населенного пункта назначается уникальный. ISP позволяет программировать (или оперативно перепрограммировать) детектор «высвечиваемой» последовательности после поставки контроллера в конкретный населенный пункт или после его установки. Использование альтернативных «классических» ПЛИС привело бы к увеличению усилий и издержек по настройке аппаратной части каждого контроллера.
Опыт примения ISP ПЛИС LATTICE в отечественной практике имеется у НПП «ЮНИКОН» (г. Новосибирск). Микросхемы использованы в составе переносных сейсмодатчиков. Датчики, объединенные в сеть с бортовой микро-ЭВМ, образуют информационно-измерительную систему для геофизических исследований в полевых условиях.
ГРУППЫ ИЗДЕЛИЙ ISP, ВЫПУСКАЕМЫЕ ФИРМОЙ LATTICE
Предлагаемые решения представлены в табл. 1.
| Самые популярные: PLD высокой плотности 1К, 1КЕ, 2К, 2КLV, 3K и 6K семейств | «Пионеры» ISP-технологии: «программируемые в системе» 22V10 | «Программируемые в системе» матрицы цифровых переключателей | |
| Плотность | 1-25К Gates | 500 Gates | 77-1010 Matrix |
| Время задержки t pd , нс | 5.5 | 7.5 | 7.5 |
| Быстродействие f max , МГц | 154 | 111 | 50 |
| Количество макроячеек | 32-320 | 10 | N/A |
| Количество регистров | 32-512 | 10 | N/A |
| Количество выводов | 34-258 | 22 | 14-22 |
| Корпус | 44-, 68-, 84-PLCC 44-, 48-, 100-, 128-, 176-TQFP 120-, 128-PQFP 160-, 208-, 240-, 304-MQUAD | 28-PLCC | 20-, 24-, 28-PDIP 20-, 28-PLCC |
Таблица 1. Решения, предлагаемые фирмой LATTICE SEMICONDUCTOR
Рассмотрим их подробнее.
1. ispLSI ® — производимые LATTICE ПЛИС высокой плотности (Large Scale Integration).
Семейство ispLSI соединяет ISP-технологию и высокопроизводительную архитектуру ПЛИС высокой плотности pLSI ® (programmable Large Scale Integration). Его архитектура позволяет реализовать такие логические устройства, как регистры, счетчики, мультиплексоры, декодеры, комплексные машины состояний. Быстродействие 154 МГц и плотность от 1000 до 25 000 вентилей ставит эти ПЛИС в ряд самых мощных из доступных сегодня микросхем. Ориентировочная стоимость в Москве: ispLSI1016-60LJ (60 МГц, корпус PLCC) — 11,3 USD/шт.; ispLSI2032-80LJ (80 МГц, корпус PLCC) — 10,7 USD/шт.
2. ispGAL ® — производимые LATTICE ПЛИС низкой плотности.
Семейство ispGAL соединяет технологию ISP с промышленным стандартом GAL ® (Generic Array Logic) ПЛИС низкой плотности. Микросхемы ispGAL22V10 объединяют полный функциональный набор популярной GAL22V10-архитектуры с ISP-технологией, сохраняя GAL22V10 стандартный 28-pin PLCC-корпус и расположение выводов.
С быстродействием 111 МГц ispGAL22V10 идеально подходят для высокоскоростных, мало- или среднеформатных логических устройств, встречающихся преимущественно в ядре современных микропроцессорных систем.
Ориентировочная стоимость в Москве: ispGAL22V10B-15LJ (корпус PLCC, максимальное время задержки 15 нс) — 6,25 USD/шт.
3. ispGDS TM — семейство программируемых цифровых переключателей фирмы LATTICE.
Cемейство ispGDS (in-system programmable Generic Digital Switch) — это результат распространения технологии ISP от системной логики к внутрисистемным связям. Архитектура матрицы переключателей позволяет быстро наращивать и менять связи на плате устройства без переустановки механических переключателей или другого аппаратного обеспечения. Эти быстродействующие, потребляющие мало энергии, программируемые цифровые ключи доступны для различных размеров матриц, типов корпусов и обеспечивают потребителям возможность оптимального выбора.
Ориентировочная стоимость в Москве: ispGDS14-7P (20 PIN Plastic DIP; максимальное время задержки 7,5 нс; размер матрицы 7ґ 7) — 4,46 USD/шт.
СПОСОБЫ ПРОГРАММИРОВАНИЯ ISP ПЛИС ФИРМЫ LATTICE
Для программирования можно использовать несколько способов. Все они обеспечивают внутрисистемное программирование как единственной ISP ПЛИС фирмы LATTICE, так и несколько включенных последовательно микросхем (максимум 8 микросхем в цепочке). Включенные последовательно в цепи передачи данных ПЛИС разных видов семейства ISP фирмы LATTICE распознают предназначенные для них данные по вводимым идентификаторам, уникальным для каждой микросхемы из семейства ISP. Например, ispLSI 1016 имеет идентификатор 0000 0001 (01 hex). Для того, чтобы при программировании микросхем они «не мешали» друг другу и прочим установленным на плате элементам, все не задействованные при программировании входы/выходы переводятся в «третье» состояние. На рис. 3 показан один из примеров подключения для внутрисистемного программирования четырех различных ISP-микросхем через 5-проводный интерфейс фирмы LATTICE с TTL-уровнями логических сигналов.
Рис. 2.
Возможные платформы программирования:
Рассмотрим первую платформу программирования — персональный компьютер. Как только JEDEC-файл для разрабатываемого устройства создан при помощи одного из российских или зарубежных пакетов САПР, данные должны быть загружены в соответствующий ПЛИС. Для этого могут быть использованы два программных продукта фирмы LATTICE: ispCODE и ISP Daisy Chain Download, а из аппаратной части — кабель ispDOWNLOAD TM .
ispCODE — это пакет, облегчающий программирование ISP ПЛИС на базе UNIX-систем, IBM-совместимых персональных компьютеров, специального тестирующего оборудования и собственного процессора на плате программируемого устройства. Пакет ispCODE содержит специальные процедуры с подробными комментариями для облегчения интеграции пакета с приложениями пользователей.
ISP Daisy Chain Download — пакет, поддерживающий программирование всех типов ISP ПЛИС LATTICE на базе PC при их соединении в последовательную цепочку и в одиночном включении. Он разработан для Windows 3.1x и для MSDOS (образцы программного обеспечения можно получить у автора статьи).
Рис. 4. Разъем для подключения кабеля
Кабель ispDOWNLOAD разработан для облегчения программирования ISP ПЛИС LATTICE непосредственно на печатной плате устройства через параллельный порт РС. После завершения разработки в САПР и создания JEDEC-файла в одном из логических компиляторов pDS, pDS+ Fitter, ispGDS Compiler фирмы LATTICE программное обеспечение ISP Daisy Chain Dowload генерирует сигналы для программирования через LPT-порт РС, которые через ispDOWNLOAD-кабель подаются непосредственно на плату с ISP ПЛИС. Естественно, на плате должен быть установлен разъем для подключения кабеля (обычно RJ-розетка — см. рис. 4). Схема ispDOWNLOAD-кабеля приведена на рис. 5, где:
Рис. 5. Схема кабеля isp DOWNLOAD
V сс — напряжение питания на плате устройства с ISP ПЛИС, V сс =5 В;
GND — общий провод питания для РС и схемы с ISP ПЛИС;
SDOUT (Serial Data Out) — выход внутреннего сдвигового регистра ISP ПЛИС для последовательности данных;
SDIN (Serial Data In) — вход внутреннего сдвигового регистра ISP ПЛИС для последовательности данных;
SCKL — тактовая частота;
MODE — сигнал «Режим» для ISP ПЛИС;
ispEN — управляющий сигнал (активен низкий уровень) для мультиплексирования функций выводов ISP ПЛИС — SDIN, SDOUT, SCLK, MODE — либо при программировании микросхемы, либо при ее работе на плате устройства как обычной ПЛИС микросхемы (только для ispLSI);
RESET — сигнал сброса всех регистров ввода/вывода ISP ПЛИС;
Port Sence (перемычка между 8 и 12 выводами LPT) — средство контроля пакета ISP Daisy Chain Download за наличием на разъеме LPT кабеля ispDOWNLOAD;
V сс Sence (на 15 вывод LPT подается напряжение питания V сс устройства, содержащего ISP ПЛИС) — средство контроля ISP Daisy Chain Download за наличием напряжения питания на программируемой микросхеме и на самом кабеле isp DOWNLOAD;
74НС367 — российский аналог К155ЛП10. Пригодны любые микросхемы с третьим состоянием выхода (например, ЛП8, АП5) или с открытым коллектором (ЛА12, ЛН3, ЛЛ2 ). Но чтобы не нарушалась Булева алгебра, необходима коррекция схемы. В случае открытого коллектора нужно добавить нагрузочные резисторы.
Рамки статьи не позволяют достаточно подробно рассмотреть все аспекты программирования ISP ПЛИС фирмы LATTICE. Поэтому такие вопросы, как определение времени программирования isp ПЛИС разной степени плотности, программирование регистров электронной подписи пользователя (UES — User Electronic Signature), алгоритмы программирования ispGAL, ispLSI, ispGDS и их внутренней архитектуры, isp-программирование микросхем LATTICE собственным процессором устройства, можно изучить самостоятельно. Вся необходимая техническая информация доступна через интернет-сервер LATTICE Semiconductor (http://www.latticesemi.com). Ее можно получить у автора статьи на дискетах (.pdf файлы + Acrobat Reader 2.0 for Windows 3.1x) и на CD ROM Data Book фирмы LATTICE.
Для программирования ПЛИС фирмы LATTICE pLSI****** и GAL (не обладающих свойством «программирования в системе») в ближайшее время можно будет воспользоваться хорошо известным разработчикам программатором «СТЕРХ» (г. Бердск, Новосибирская обл., фирма «БОНД»).
Chip News №8-9 1996г.